Aedvices

Intégration et Optimisation d’un processeur RiscV et ses mémoires caches dans un SoC de traitement d’image

Le sujet du stage

Le but du stage est de participer à l’évolution d’une plateforme de démonstration (System-On-Chip compatible RISC-V).

En partenariat avec la société PYXALIS basée à Moirans, ce stage a pour objectif :

  • De valider l’intégration et les performances d’un processeur RiscV dans un System-On-Chip de traitement d’images.
  • D’améliorer les performances globales du système en faisant évoluer les mémoires caches existantes.

A terme, l’évolution apportée devra permettre de démontrer les aspects suivants :

  • L’utilisation du processeur RiscV dans les SoC de type « imageurs ».
  • Exécution multiprocesseurs parallèles avec cohérence de cache.
  • La co-vérification hardware/software, par le développement et l’intégration d’un OS temps réel FreeRTOS
  • La vérification des systèmes multiprocesseurs.

Déroulement du stage

Après une formation interne et une prise en main de la plateforme existante, en binôme avec un autre stagiaire, tu vas :

  • Intégrer le système RiscV+cache existant dans le SoC Imageur Pyxalis.
  • Porter le software embarqué existant sur cible RiscV.
  • Valider le fonctionnement et les performances du système.
  • Améliorer les mémoires caches existantes par l’implémentation de nouvelles fonctionnalités (VHDL).
  • Vérifier le fonctionnement de cette mémoire cache au niveau unitaire (SystemVerilog+UVM).
  • Vérifier la bonne intégration de cette mémoire cache dans le SoC.

En fonction de l’avancée du stage, tu pourras être amené(e) à :

  • Développer les fonctionnalités de cohérence de cache (VHDL ou Verilog).
  • Intégrer un design dans le SoC multicœurs existant, permettant de mettre en évidence les aspects critiques liés à la cohérence de cache.
  • Porter le SoC dans un FPGA.

Lors de ce stage, tu développeras les compétences suivantes :

  • Architecture des processeurs et de System-On-Chip.
  • Conception VHDL et/ou Verilog.
  • Vérification SystemVerilog et UVM.

Possibilité d’embauche en CDI à l’issue du stage.

Est-ce bien pour toi ?

  • Dernière année d’école d’ingénieur ou équivalent avec une spécialisation système embarqué ou micro-électronique.
  • Connaissance d’un langage de conception VHDL ou Verilog.
  • Connaissance en architecture des systèmes sur puce (SoC).
  • Compréhension des aspects de programmation orientée objet.
  • Connaissance logicielle embarquée, programmation C bas niveau.
  • Anglais

Tu es rigoureux(se), bon(ne) communicant(e) et tu apprécies le travail en équipe. Tu as aussi une curiosité naturelle d’apprentissage

Télécharger le catalogue des formations

Veuillez saisir votre nom et email pour télécharger le catalogue des  formations.