Aedvices

Stage Projet de Fin d’Etude – Design et Vérification Electronique Numérique – H/F

Sujet de stage : Implémentation et Verification d’une mémoire cache

Le but du stage est de participer à l’évolution d’une plateforme de démonstration (system-on-chip compatible RISC-V). Cette plateforme sert notamment pour des formations ainsi qu’à la démonstration de techniques et de méthodologies de design, de prototypage et de vérification.

A terme, l’évolution apportée devra permettre de démontrer les aspects suivants :

  • Exécution multiprocesseurs parallèles avec cohérence de cache
  • La co-vérification hardware/software, par le développement et l’intégration d’un OS temps réel FreeRTOS .
  • La vérification des systèmes multiprocesseurs, notamment en utilisant les approches issues du nouveau standard Portable Stimulus Standard (PSS).
  • La vérification formelle de systèmes critiques, insertions de fautes et preuves de la sureté de fonctionnement.

Après une formation interne et une prise en main de la plateforme existante, le(la) stagiaire sera amené(e) à :

  • Se documenter sur les architectures de mémoire cache et de cohérence de cache.
  • Implémenter une mémoire cache pour processeur RiscV (VHDL ou Verilog)
  • Développer les fonctionnalités de cohérence de cache (VHDL ou Verilog)
  • Vérifier le fonctionnement de cette mémoire cache au niveau unitaire (en particulier la cohérence de donnée entre plusieurs processeurs)
  • Intégrer un design dans le SoC existant, permettant de mettre en évidence les aspects critiques
  • Vérifier la bonne intégration de cette mémoire cache dans le design

En fonction de l’avancée du stage, le(la) stagiaire pourra être amené(e) à

  • Faire évoluer l’architecture du SoC existant en intégrant d’autres périphériques dans la plateforme
  • Porter le SoC dans un FPGA et/ou développer une plateforme virtuelle SystemC.

Est-ce bien pour vous ?

Vous êtes en dernière année d’école d’ingénieur ou équivalent avec une spécialisation système embarqué ou micro-électronique.

Savoir-faire

  • Connaissance d’un langage de design VHDL ou Verilog, idéalement Verilog
  • Connaissance en architecture des systèmes sur puce (SoC)
  • Compréhension des aspects de programmation orientée objet
  • Connaissance logicielle embarquée, programmation C bas niveau
  • Anglais

Savoir-être

De personnalité curieuse et pro-active, vous donnez du sens au terme « problem solving ». Vous êtes rigoureux, bon communiquant, appréciez le travail en équipe et avez une curiosité naturelle d’apprentissage.

Caractéristiques du stage

Le stage est prévu sur la période Q1/Q2-2022.

Le stage est basé à basé à Moirans (38) – proche Grenoble -. Possibilité de stage à Sophia-Antipolis à étudier.

Télécharger le catalogue des formations

Veuillez saisir votre nom et email pour télécharger le catalogue des  formations.