Parce qu’une collaboration nécessite une connaissance mutuelle, on se présente !
De taille humaine et avec de grandes ambitions, Aedvices est spécialisée dans la conception, le développement et la vérification ASIC et SoC.
Convivialité et Expertise technique nous animent autour de projets externalisés, de nos missions de consulting, de développements de VIP et de nos formations (UVM, Formel, VPlan, …).
Nous travaillons en partenariat avec nos clients dans les secteurs de l’automobile, du big-data, de l’intelligence artificielle, du spatial ou encore de l’énergie sur des projets tels que :
- La conception et vérification de System-On-Chip complexes,
- La vérification de System-On-Chip programmable dédié aux applications spatiales,
- La conception d’IPs dédiés à la performance des datacenters,
- La vérification d’un système on chip Bluetooth Low Energy.
Aedvices, c’est aussi du développement humain : des locaux sympas, une chouette équipe qui aime partager, notre petit déj’ mensuel (le Lundi’spensable), des événements internes sérieux mais pas que !
Objectifs du stage
Le but du stage est de participer à la mise à jour d’un périphérique de communication SMBus/PMBus pour la gestion d’énergie.
Ce stage a pour objectifs de participer :
- Mise à jour de la micro-architecture du design existant (I²C, SMBus, control FSM, Buffers, … )
- Conception RTL en SystemVerilog afin de faire évoluer le design vers le protocol PMBus
- Mise à jour de l’environnement de vérification SystemVerilog/UVM et du composant de vérification VIP UVM existant.
A terme, l’évolution apportée devra permettre de démontrer les aspects suivants :
- Les fonctionnalités de communication SMBus/PMBus
- La généricité des configurations ( master/slave, I2C/SMBus/PMBus )
Déroulement du stage
Après une formation interne et une prise en main de la plateforme existante, tu vas travailler sur le projet en équipe en interne avec : un autre stagiaire et ton tuteur.
Tu verras en particulier les thématiques suivantes (liste adaptable en fonction de l’avancée du stage) :
- Etudes des protocoles SMBus, PMBus, APB et AXI utilisé
- Etudes de l’architecture existante
- Développement de la micro-architecture design répondant aux nouvelles exigences
- Conception RTL en SystemVerilog du nouveau design
- Vérification des fonctionnalités via SystemVerilog et UVM
- Etude et validation des process d’utilisation d’une IA-LLM dans les flots de vérification
En fonction de l’avancée du stage, tu pourras être amené à participer à/au :
- L’intégration du sous-système de gestion power dans le SoC d’exemple
- La vérification des fonctionnalités de gestion d’énergie UPF.
- Synthèse ASIC et/ou Prototypage FPGA
Le stage est basé à Moirans (12 minutes en train + 10/15 minutes de marche depuis la gare).
Pour nous rejoindre
Tu souhaites rejoindre notre équipe ?
Envoie-nous ta candidature !
